AD4854: campionamento simultaneo a 4 canali con buffer, DAS a 20 bit e 1 MSPS

30 lug 2025

L'AD4854 è un sistema di acquisizione dati (DAS) a campionamento simultaneo a 4 canali, 20 bit, 1 MSPS, completamente bufferizzato, con ingressi differenziali ad ampio intervallo di modo comune.

Grazie all'esercizio a bassa tensione a 5 V, a forniture flessibili con buffer in ingresso e all'uso di un riferimento interno a bassa deriva e di un buffer di riferimento entrambi di precisione, l'AD4854 consente di configurare l'intervallo SoftSpan di ciascun canale separatamente in modo che corrisponda all'oscillazione del segnale dell'applicazione, riducendo al minimo l'ulteriore condizionamento esterno del segnale. Per massimizzare ulteriormente la gamma dinamica a conversione singola, l'AD4854 incorpora la tecnologia SHDR (Seamless High Dynamic Range). Quando è abilitato, il guadagno del percorso del segnale di ingresso del canale viene automaticamente ottimizzato campione per campione, riducendo al minimo il rumore del convertitore su ciascun campione senza influire sulla linearità.

La larghezza di banda di 11 MHz, i buffer analogici di ingresso in picoampere, l'ampia gamma di modalità comune di ingresso e il rapporto di rifiuto di modalità comune (CMRR) di 120 dB dell'AD4854 consentono al DAS di digitalizzare direttamente i segnali di ingresso con oscillazioni arbitrarie su INx+ e INx−. La flessibilità del segnale di ingresso, combinata con la non linearità integrale (INL) di ±160 μV, l'assenza di codici mancanti a 20 bit, il rapporto segnale/rumore (SNR) di 97,2 dB e la gamma dinamica (DR) di 111,4 dB, rendono l'AD4854 la scelta ideale per le applicazioni che richiedono accuratezza, velocità di elaborazione e precisione elevate in una soluzione compatta. L'abilitazione del sovracampionamento a 24 bit migliora ulteriormente l'SNR e la gamma dinamica. La regolazione opzionale di offset, guadagno e fase per canale consente di calibrare e rimuovere errori a livello di sistema a monte del DAS.

L'AD4854 è dotato di un bus di configurazione del registro dell'interfaccia periferica seriale (SPI) (da 0,9 V a 5,25 V) e supporta sia i bus di segnalazione differenziale a bassa tensione (LVDS) che i bus di uscita dati di conversione a semiconduttore a ossido di metallo complementare (CMOS), selezionabili mediante il pin LVDS/CMOS. In modalità CMOS è possibile utilizzare da una a quattro linee di uscita dati e questo consente all'utente di ottimizzare la larghezza di bus e la velocità di elaborazione.

Il ball grid array (BGA) da 7,00 mm x 7,00 mm a 64 sfere dell'AD4854 include tutti i condensatori critici di bypass di riferimento e di alimentazione, consentendo di ridurre al minimo l'ingombro della soluzione completa, il numero dei componenti e la sensibilità al layout della scheda a circuito stampato (PCB) dell'applicazione. Il dispositivo funziona in un intervallo di temperatura industriale esteso da −40 °C a +125 °C.

Nota: in questa scheda tecnica i pin multifunzione come LVDS/CMOS sono indicati con il nome completo del pin o con una singola funzione del pin. Ad esempio, LVDS quando è rilevante solo quella funzione.