AD4854: Muestreo simultáneo de 4 canales con búfer, DAS de 20 bits y 1 MSPS

30 jul. 2025

El AD4854 es un sistema de adquisición de datos (DAS, por sus siglas en inglés) de 20 bits, 1MSPS, y muestreo simultáneo de 4 canales con búfer completo y entradas diferenciales de amplio rango en modo común.

Al funcionar a partir de un suministro de baja tensión de 5 V, suministros de búfer de entrada flexibles y utilizar la referencia interna y el búfer de referencia de baja derivación de precisión, AD4854 permite que el rango SoftSpan de cada canal se configure de manera independiente para que coincida con la oscilación de la señal de la aplicación, lo que minimiza el acondicionamiento de señal externo adicional. Para maximizar aún más el rango dinámico de conversión única, el AD4854 incorpora tecnología de alto rango dinámico (SHDR) sin interrupciones. Cuando está habilitado, la ganancia de la ruta de la señal de entrada del canal se optimiza de manera automática muestra por muestra, lo que minimiza el ruido del convertidor en cada muestra sin afectar la linealidad.

El ancho de banda de 11 MHz, los búferes analógicos de entrada de picoamperios, el amplio rango de entrada en modo común y la relación de rechazo en modo común (CMRR) de 120 dB de AD4854 permiten al DAS digitalizar de manera directa señales de entrada con oscilaciones arbitrarias en INx+ e INx−. Su flexibilidad de señal de entrada, combinada con una no linealidad integral (INL, por sus siglas en inglés) de ±160 μV, sin códigos faltantes en 20 bits, una relación señal/ruido (SNR, por sus siglas en inglés) de 97.2 dB y un rango dinámico de 111.4 dB., hacen del AD4854 una opción ideal para aplicaciones que requieren gran exactitud, rendimiento y precisión en una solución compacta. La habilitación del sobremuestreo de 24 bits ofrece más mejoras en la relación señal/ruido y en el rango dinámico. El ajuste opcional de compensación, ganancia y fase por canal proporciona la capacidad de calibrar y eliminar errores a nivel del sistema hasta el DAS.

El AD4854 cuenta con un bus de configuración de registro de interfaz periférica en serie (SPI, por sus siglas en inglés) (0.9 V a 5.25 V) y es compatible con buses de señales diferenciales de baja tensión (LVDS, por sus siglas en inglés) y buses de salida de datos de conversión de semiconductores de oxidación metálica complementaria (CMOS, por sus siglas en inglés), seleccionables mediante el uso del pin LVDS/CMOS. Se pueden emplear entre una y cuatro líneas de salida de datos en el modo CMOS, lo que permite al usuario optimizar el ancho del bus y el rendimiento.

La matriz de rejilla de bolas (BGA) de 64 bolas y 7.00 mm × 7.00 mm de AD4854 incluye todos los capacitores de derivación de referencia y fuente de alimentación críticos, lo que minimiza el espacio de la solución completa y el conteo de componentes y reduce la sensibilidad al diseño de la placa de circuito impreso (PCB) de la aplicación. El dispositivo funciona en un rango de temperatura industrial ampliado de −40 °C a +125 °C.

Tenga en cuenta que a lo largo de esta hoja de datos, los pines multifunción como LVDS/CMOS se mencionan por el nombre completo del pin o por una sola función del pin. Por ejemplo, LVDS cuando sólo esa función es relevante.

Características y beneficios clave

Sistema de adquisición de datos completo de 20 bits
Muestreo simultáneo de 4 canales con buffer interno
Rendimiento de 1 MSPS por canal
Entradas diferenciales con amplio rango en modo común
Fuga de entrada típica de ±75 pA a 25 °C
Tiempo de retorno a valores nominales del paso de entrada de escala completa de <>
Referencia integrada y búfer de referencia (4.096 V)
Capacitores de desacoplamiento de suministro integrados
57 mW por canal a 1 MSPS, la potencia se escala con el rendimiento
Mínimo acondicionamiento de señal externo
Alto rango dinámico sin interrupciones
Rango de ganancia automático por muestra y por canal
Mantiene INL a nivel de ppm
Rangos de entrada SoftSpan por canal, bipolar o unipolar
±40 V, ±25 V, ±20 V, ±12,5 V, ±10 V, ±6,25 V, ±5 V, ±2,5 V
0 V a 40 V, 25 V, 20 V, 12,5 V, 10 V, 6,25 V, 5 V, 2,5 V
Tolerancia de sobreexitación de entrada de carril a carril
Alto rendimiento
INL: típico ±160 μV (rango de ±40 V)
SNR: 97,2 dB de conversión única típica (rango de ±40 V)
DR: 111,4 dB típico de conversión única (rango de ±40 V)
THD: −117 dB típico (rango ±40 V)
CMRR: 120dB típico
Flexibilidad digital
Entrada y salida en serie SPI CMOS (0.9 V hasta 5.25 V) y LVDS
Sobremuestreo opcional con promedio digital de 16 bits
Corrección opcional de compensación, ganancia y fase
Huella completa de solución: BGA de 64 esferas, 7.00 mm × 7.00 mm