AD4854 : échantillonnage simultané 4 canaux, tamponné, DAS 20 bits 1 MSPS

30 juil. 2025

L'AD4854 est un système d'acquisition de données (DAS) à échantillonnage simultané à 4 canaux, 20 bits, 1 MSPS, entièrement tamponné, avec des entrées différentielles à large plage de mode commun.

Fonctionnant à partir d'une alimentation basse tension de 5 V, d'alimentations tampons d'entrée flexibles et utilisant la référence interne à faible dérive de précision et le tampon de référence, l'AD4854 permet à la plage SoftSpan de chaque canal d'être configurée indépendamment pour correspondre à l'oscillation du signal de l'application, minimisant ainsi le conditionnement supplémentaire du signal externe. Pour maximiser davantage la plage dynamique à conversion unique, l'AD4854 intègre la technologie SHDR (High Dynamic Range) transparente. Lorsqu’il est activé, le gain du chemin du signal d’entrée du canal est automatiquement optimisé sur la base d’un échantillon à la fois, ce qui minimise le bruit du convertisseur sur chaque échantillon sans avoir d’impact sur la linéarité.

La bande passante de 11 MHz, les tampons analogiques d'entrée picoamp, la large plage de mode commun d'entrée et le rapport de réjection de mode commun (CMRR) de 120 dB de l'AD4854 permettent au DAS de numériser directement les signaux d'entrée avec des variations arbitraires sur INx+ et INx−. La flexibilité du signal d’entrée, combinée à une non-linéarité intégrale (INL) de ±160 μV, aucun code manquant à 20 bits, un rapport signal/bruit (SNR) de 97,2 dB et une plage dynamique (DR) de 111,4 dB, font de l’AD4854 un choix idéal pour les applications nécessitant une précision, un débit et une exactitude élevés dans le cadre d’une solution compacte. L’activation du suréchantillonnage 24 bits permet d’améliorer encore le rapport signal/bruit et la plage dynamique. L’ajustement optionnel du décalage, du gain et de la phase par canal permet de calibrer et d’éliminer les erreurs au niveau du système en amont du DAS.

L'AD4854 dispose d'un bus de configuration de registre d'interface périphérique série (SPI) (0,9 V à 5,25 V) et prend en charge les bus de signalisation différentielle basse tension (LVDS) et les bus de sortie de données de conversion de semi-conducteur à oxyde métallique complémentaire (CMOS), sélectionnables à l'aide de la broche LVDS/CMOS. Entre une et quatre lignes de sortie de données peuvent être utilisées en mode CMOS, permettant à l'utilisateur d'optimiser la largeur et le débit du bus.

Le réseau de grille à billes (BGA) de 7,00 mm × 7,00 mm, à 64 billes, de l'AD4854 comprend tous les condensateurs d'alimentation et de dérivation de référence critiques, minimisant ainsi l'empreinte de la solution complète et le nombre de composants et réduisant la sensibilité à la disposition de la carte de circuit imprimé (PCB) de l'application. L’appareil fonctionne sur une plage de température industrielle étendue de −40 °C à +125 °C.

Veuillez noter que, dans cette fiche technique, les broches multifunction comme LVDS/CMOS sont désignées soit par le nom complet de la broche, soit par une seule fonction de la broche. Par exemple, LVDS lorsque seule cette fonction est pertinente.