ADF4382 是一款高性能、超低抖动、小数 N 分频锁相环 (PLL)，带有集成压控振荡器 (VCO)，非常适合 5G 应用或数据转换器时钟应用中的本地振荡器 (LO) 生成。
ADF4382 的高性能 PLL 具有 −239 dBc/Hz 的品质因数、低 1/f 噪声和整数模式下 625 MHz 的高 PFD 频率，可实现超低带内噪声和积分抖动。ADF4382 可以产生 11 GHz 至 22 GHz 基频范围内的频率，从而无需使用次谐波滤波器。ADF4382 上的输出分频器可产生从 687.5 MHz 至 22 GHz 的完整输出频率范围。
对于多数据转换器时钟应用，ADF4382 通过在 PLL 反馈环路中包含输出分频器，自动将其输出与输入参考边沿对齐。对于需要确定性延迟或延迟调整功能的应用，提供了分辨率 <1ps 的输出延迟的可编程参考。跨多个设备及温度范围的输出延迟匹配，可实现可预测且精确的多芯片对齐。
ADF4382 框图简洁，具有简化的串行外设接口 (SPI) 寄存器映射、外部 SYNC 输入以及整数和小数模式下可重复的多芯片对齐，从而缩短了开发时间。
关键特性和优势
- 输出频率范围：687.5 MHz 至 22 GHz
- 20 GHz 时的积分 RMS 抖动 = 20 fs（积分带宽：100 Hz 至 100 MHz）
- 20 GHz 时的积分 RMS 抖动 = 31 fs（ADC SNR 方法）
- VCO 快速校准时间<1 μs
- VCO 自动校准时间 < 100μs
- 相位噪声下限：−20 GHz 时为 156 dBc/Hz
- PLL 规格：
- -239 dBc/Hz：归一化带内相位本底噪声
- -287 dBc/Hz：归一化带内 1/f 噪声
- 625 MHz 最大相位/频率检测器输入频率
- 4.5 GHz 参考输入频率
- 典型杂散 fPFD：−90 dBc
- 输出延迟规范参考
- 传播延迟温度系数：0.06 ps/°C
- 调整步长：<1 ps
- 多芯片输出相位校准
- 3.3 V 和 5 V 电源
- ADIsimPLL™ 环路滤波器设计工具支持
- 7 mm × 7 mm，48 端子 LGA 封装
- −工作温度：40°C 至 +105°C
应用
- 高性能数据转换器时钟系统
- 无线基础设施（MC-GSM、5G、6G）
- 测试和测量
评估板
ADF4382 可使用 EVAL-ADF4382 进行评估。
框图和表格
特色零部件
参阅相关产品
参阅相关产品
参阅相关产品
