收发器

收发器是用于特殊用途的集成电路,让微处理器系统能够在各类不同的协议中通过接口标准进行通信。这类协议包括以太网、CAN 总线和令牌环网等串行网络接口。也可能包含 RS232、USB 和 Firewire 等外设接口。SATA、PCIe、HDMI、Thunderbolt 和 SDI 等现代化高速串行接口具备特殊的模拟和时钟电路,以适应极高的比特率和较长的线缆长度。收发器也可内建于微处理器和 FPGA 中,与板载或系统背板上的其他设备连接。

以太网收发器也被称为“以太网 PHY”。这与开放系统互联 (OSI) 七层模型的物理层有关。PHY(物理)层融合控制、计时、调制、信号调节和接口转换,以便在以太网线缆上实现节点互联。其中包括线缆和光纤,但也存在在无线介质上执行类似联网的其他方式。

收发器执行物理信号转换,从标准逻辑或 LVDS 接口到较高电压变动(例如 RS232)、低压差动转换 (USB) 或差动电流模式逻辑 (CML) 等其他形式。由于高频转降、损失和其他过滤效应,物理介质可能会产生振幅和相位失真。这些问题可通过发射器中的信号频应预矫和接收器中的均衡来加以适应。

高速串行收发器将包含锁相回路 (PLL)、压控振荡器 (VCO) 和字同步算法,恢复和重建数据时钟(重复计时)。特殊的位编码可用于确保时钟恢复具备充足的边缘过渡,同时限制或消除数据传输可能导致的任何依赖于模式的直流偏移(如曼彻斯特编码)。

现代总线标准使用与数据传输平行的串行通道,称为“巷道”或“频道”。高速逻辑复用器和多路分配器使用并行字,并将其分解为串行化数据流(串化器和解串器)。收发器通常显示为一系列子系统。物理介质接入 (PMA) 模块处理模拟接口。物理编码子层 (PCS) 是编码、数据置乱、校准、串化和解串化子系统。时钟管理单元 (CMU) 包含时钟及数据恢复模块 PLL 和 VCO。使用 FIFO 作为抖动缓冲区,可解决抖动问题,并包含附加电路,用于在多收发器接口连接中管理频道。

查看全部

7,616

收发器

Research & Events

Sorry, your filter selection returned no results.

请仔细阅读我们近期更改的隐私政策。当按下确认键时,您已了解并同意艾睿电子的隐私政策和用户协议。

本网站需使用cookies以改善用户您的体验并进一步改进我们的网站。此处阅读了解关于网站cookies的使用以及如何禁用cookies。网页cookies和追踪功能或許用于市场分析。当您按下同意按钮,您已经了解并同意在您的设备上接受cookies,并给予网站追踪权限。更多关于如何取消网站cookies及追踪的信息,请点击下方“阅读更多”。尽管同意启用cookies追踪与否取决用户意愿,取消网页cookies及追踪可能导致网站运作或显示异常,亦或导致相关推荐广告减少。

我们尊重您的隐私。请在此阅读我们的隐私政策。