使用Wolfspeed碳化硅MOSFET建模常见拓扑结构

电源 / 力量07 10月 2021

一位专业工程师坐在现代化办公室的桌前，正在使用计算机处理显示详细3D机械设计的工作。

如今，比以往任何时候都更多的工程师选择基于碳化硅 (SiC) 的产品，因为它们相比基于硅 (Si) 的组件具有更高的效率、更高的功率密度以及更好的整体系统成本效益。

除了SiC和Si之间所共有的基本设计原则，以及需牢记SiC的不同特性、能力和优势之外，工程师还必须进行建模和仿真，以确保能够实现其设计目标。与Si一样，SiC现在也拥有来自各供应商的优化工具和模型，可应用标准的建模补偿。虽然在工具之间存在差异，例如LTSpice、PLECS以及Wolfspeed的SpeedFit 2.0设计模拟器™，但来自Wolfspeed功率专家的建议将有助于在使用SiC时实现仿真的准确性。

使用 LTSpice 的静态仿真

Wolfspeed的Spice模型针对25ºC和150ºC进行了优化。对于Gen. 3器件，器体二极管的工作被优化为驱动电压V_GS为-4 V；对于Gen. 2器件，则是-5 V。工程师可以整合自热效果、瞬态热能力以及寄生电感。然而，该模型未对寄生双极及相关效应、雪崩增倍过程，以及器体二极管导通电压随栅源电压变化进行建模。 LTSpice静态仿真结果——在不同VGS值下的IV曲线以及器体二极管曲线——与实际测量值吻合良好。对于电容参数——包括输入电容C_iss、输出电容C_oss以及反向传输电容C_rss而言，静态仿真结果也非常接近实际情况，符合使用目的。因此，工程师可以对Spice模型的静态参数充满信心。

双脉冲测试

用于理解动态行为的典型表征基准测试是半桥双脉冲测试。当在没有考虑任何因素（如寄生参数）的情况下建模时，模拟结果与实际测量结果存在显著偏差（图1）。由于能耗会影响效率，如此大的差异对热量计算具有显著影响。

图1：理想双脉冲测试模拟的开关损耗结果比DUT U2的数据手册中的值低约45%。

在该测试案例中，一个长脉冲后接着一个1 µs的间隙，随后是一个短脉冲。开启和关闭的测量方式与对基于硅的器件的传统测量方式类似。仔细观察波形（图2）可以突出实际结果和理想仿真结果之间的差异。在仿真中，上升时间和下降时间都比实际测量的时间快很多，因为实际结果受到了电感的影响——包括两器件之间的寄生杂散电感 L_m 和封装电感 L_pkg（即封装的源电感）。同时，开启和关断的过冲结果也存在差异。这些差异共同导致了整体开关损耗的不同。

图 2：波形比较显示，实际的开启上升时间为 39 ns，而模拟的更快，仅为 22.83 ns；实际的下降时间为 20 ns，而模拟的为 13.63 ns。

为了获得准确的模型，必须提取电感值并手动导入到LTSpice中。而另一方面，PLECS中的热模型不包含寄生元件。

找到 L_m

L_m 是高边 U1 器件源极与低边 U2 器件漏极之间的电感。尽管可以直接测量，它也可以通过以下方法提取（图 3）：

图 3：从实际波形提取的信息可用于计算 L_m。

其中： V_LM = V_in — V_ds，根据示例： di/dt = 1.105 x 10⁹, V_in = 606 V, V_ds = 580.9 V 由此得到 L_m 的值为 23.1674 nH。

无论是同步降压(Synchronous Buck)、同步升压(Synchronous Boost)、半桥(Half-Bridge)还是全桥(Full-Bridge)，设计中可能会通过PCB配置高端(High-Side)和低端(Low-Side)器件。如果遵循良好的布局实践，L_m会在20 nH至25 nH的范围内。工程师可以将其作为在仿真中使用的经验法则。

提取 L_pkg

设计人员可能会期望对于像 TO-247 这样的标准封装而言，L_pkg在不同供应商之间是相同的。然而，由于引线框的厚度、源线键合以及封装肩部长度的差异，L_pkg会有所变化。如果相关数据在数据表中提供，可以将其直接插入模型中。如果未提供，则可以从测量的波形中提取并推断出一个对当前封装可能是合理的估计值。

定义如下： VL_pkg = V_ds — VL_ds + V_dson = —11.515 V L_ds = 6.5372 nH（来自 Spice 模型）， V_ds = ~-27.8 V（来自实际波形）， VL_ds = -15.035 V， V_{ds_on}@ 20 A = 1.25 V（来自 C3M0065090D 数据表），以及 di/dt = -2.3 x 10⁹

图 4：将计算得出的电感值添加到 LTSpice 模型中，使其更接近实际测量值。

在我们的示例中，这给出了一个 Lpkg 值为 2.503 nH。尽管存在变化，但这一数值可以作为一个良好的估算值和可靠的经验法则。在考虑电感后进行仿真，可以使动态模型更加精确（图 4）。在将电感考虑进去后，实际和模拟的双脉冲测试中的总开关能量 Esw，以及 Eon 和 Eoff 变得非常接近（图 5）。

图5：使用设置寄生参数后，模拟的开关损耗与C3M0065090D数据表相匹配。

使用这些关于 L_m 和 L_pkg 的经验法则，工程师可以获得相当准确的损耗和热量计算，以满足其热预算。

并联MOSFET

为了提高电流承载能力以及功率水平，SiC MOSFET通常会并联使用。然而，需要注意以下几点：

由于阈值电压 V_TH 差异导致的当前不平衡
由于不对称的寄生电感导致的电流不平衡
栅极驱动振荡

使用Wolfspeed的SiC MOSFET时，设备特性不匹配的可能性很小。然而，工程师可能需要使用其他容差范围较大的SiC器件，并可能选择例如一个阈值电压为2 V的器件和另一个阈值电压为3 V的器件。阈值较低的器件具有更高的瞬态，因此会产生更高的开关损耗和更高的导通损耗，从而导致更高的总功率损耗（图6）。

图6：由于电流不平衡，2 V器件的总损耗几乎是3 V器件的两倍。

虽然两种器件具有相同的门极电阻 R_G，并在相同的温度和开关频率下工作，但如果在建模时不做任何考虑，结果是 U1 的总损耗超过 200 W，而 U3 则刚刚超过 100 W。仿真波形显示 U1 会峰值至约 70 A 的过冲，然后下降到稳定状态 50 A，而 U3 的峰值约为 49 A，并最终稳定在 30 A。因此，两种器件在电流承载能力上存在显著差异，同时在开启和关闭时间上也存在轻微的差异。第二种导致电流不平衡的原因是非对称寄生参数。考虑两个器件 U1 和 U3（图 7），它们具有相同的阈值电压 V_TH，但源电感不同。这样会导致 di/dt 的显著不平衡，寄生电感上的电压、门极驱动电压以及漏极电流的不均。仿真波形表明 U3 的电流上升和下降速度更快，并且 I_DC 和 I_RMS 达到更高的值，导致该 MOSFET 的开关损耗提高了 17.9%，总损耗提高了 18.3%。

图 7：在此示例中，U1 和 U3 的杂散电感 Ls 差异被夸大，以演示不匹配的影响。

通过良好的设计减少不匹配

通过采用良好的设计实践，可以显著减少不匹配的MOSFET对性能的影响。例如，考虑使用两个75 mΩ、1,200V的C3M075120K MOSFET并联的60 kW太阳能逆变升压参考设计CRD60DD12N（图8）。即使从60个器件样本中挑选出V_TH值最高和最低的两颗TO-247四引脚MOSFET，只要采用良好的设计实践，仍然可以实现性能良好的硬件。