NXP SemiconductorsLPC55S16-EVKSistema integrato, schede e kit di sviluppo

Descrizione 

La famiglia di microcontrollori LPC551x/S1x viene ad ampliare la prima serie al mondo di microcontrollori basati sul Cortex-M33, offrendo vantaggi significativi agli sviluppatori, inclusa la compatibilità di pin, software e periferiche per garantire facilità d’uso e accelerare il time-to-market. Il tutto grazie all’ efficiente tecnologia NVM da 40 nm.

La LPC551x/S1x è la famiglia base della serie di microcontrollori LPC5500, ideata per fornirti nuovi livelli di efficienza in termini di costi e prestazioni, in aggiunta alle funzioni di sicurezza avanzate e alla compatibilità di sistema per i settori industriale ed embedded.  

CARATTERISTICHE TECNICHE

Core Cortex-M33

• • Opera ad una frequenza fino a 150 MHz
• • TrustZone®, unità di calcolo in virgola mobile (FPU) e unità di protezione della memoria (MPU)
• • Controllore NVIC integrato Cortex-M33 (NVIC)
• • Ingresso per non-maskable interrupt (NMI) con una selezione di fonti
• • Cavo di debug con 8 punti di rottura e 4 di osservazione. Comprende un’uscita per cavo seriale per capacità di debug avanzate
• • Timer tick di sistema

Memoria su chip

• • Fino a 256 KB di memoria su chip con acceleratore flash e fino a 256 byte da cancellare e scrivere
• • Fino a 96 KB di SRAM totale, che consiste in: 16 KB di SRAM su bus di codice, 64 KB di SRAM sul bus di sistema (i 64 KB sono contigui), e 16 KB di USB SRAM aggiuntivi su bus di sistema che possono essere usati dall’interfaccia USB o per uso generale.

Funzioni di sicurezza

• • Arm TrustZone® abilitato
• • Modulo PRINCE per il criptaggio di dati in tempo reale sulla memoria flash del chip, e il decriptaggio dei dati flash criptati durante la lettura per permettere la protezione delle risorse contenute;
• • Coprocessore crypto CASPER integrato per permettere l’accelerazione hardware per diverse funzioni necessarie ad alcuni algoritmi crittografici asimmetrici, come la crittografia ellittica (ECC)
• • Processore AES-256 per criptaggio/decriptaggio
• • Modulo Secure Hash Algorithm (SHA2) con avvio sicuro attivato e controllore DMA dedicato
• • Physical Unclonable Function (PUF) che usa una SRAM dedicata per il riconoscimento delle impronte digitali al silicio. Il PUF può generare, conservare e ricostruire chiavi di dimensioni da 64 a 4096 bit. Comprende l’hardware per l’estrazione delle chiavi.
• • Numero unico seriale di dispositivo da 128 bit per identificazione (UUID)
• • GPIO sicuro
• • Generatore hardware di numeri casuali (TRNG)
• • Watchdog per codice

Interfacce seriali

• • Interfaccia FlexComm con fino a 9 periferiche seriali. Ogni interfaccia FlexComm può essere impostata via software per operare come interfaccia USART, SPI, I2C, o I2S.
• • Le interfacce I2C-bus supportano le modalità veloci Fast-mode e Fast-mode Plus con velocità fino a 1Mbit/s e con riconoscimento multiplo degli indirizzi e modalità di monitoraggio
• • Controllore host/device ad alta velocità USB 2.0 con PHY ad alta velocità su chip e controllore DMA dedicato che supporta le operazioni senza cristallo come dispositivo

Periferiche digitali

• • Controllore DMA0 con 23 canali e fino a 22 trigger programmabili, capace di accedere tutte le memorie e le periferiche abilitate DMA
• • Controller DMA1 con 10 canali e fino a 15 trigger programmabili, capace di accedere tutte le memorie e le periferiche abilitate DMA
• • Modulo CAN FD con controllore dedicato DMA
• • Il blocco CRC può calcolare un CRC in base ai dati raccolti usando uno dei tre polinomiali standard con supporto DMA
• • Fino a 64 GPIO pin
• • I registri GPIO si trovano sull’AHB per permettere il rapido accesso. La DMA supporta le porte GPIO
• • Fino a 8 GPIO possono essere selezionati come Pin Interrupts (PINT), azionati da picchi positivi o negativi, o entrambi
• • 2 GPIO Grouped Interrupts (GINT) permettono l’interrupt basato sulla combinazione logica (AND/OR) degli stati di input
• • Configurazione pin I/O con supporto per fino a 16 opzioni funzionali
• • Unità di programmazione logica (PLU) per creare piccole reti logiche combinatorie e/o sequenziali, comprese macchine a stati finiti

Periferiche analogiche

• • ADC da 16 bit con 5 coppie di canali differenziali (o 10 canali singoli), con multipli ingressi di trigger interni ed esterni, e velocità fino 2.0 MSamples/sec. L’ADC supporta due sequenze di conversione indipendenti
• • Sensore di temperatura integrato connesso all’ADC
• • Comparatore con 5 pin di ingresso e tensioni di riferimento esterne o interne

Timer

• • 5 timer/contatori asincroni standard da 32 bit per tutte le applicazioni, che supportano fino a 4 ingressi di registro e 4 uscite di comparazione. Eventi specifici possono essere selezionati sul timer per generare richieste DMA
• • 1 SCTimer/PWM con 8 funzioni d’ingresso e 10 d’uscita (inclusi 16 registri di ingresso e comparazione). Gli ingressi e le uscite possono essere collegati da e verso pin esterni, e internamente da o verso periferiche selezionate. Internamente, il SCTimer/PWM supporta 16 registri, 16 eventi e 32 stati
• • Clock in tempo reale (RTC) a 32 bit con risoluzione di 1 s operando in modalità sempre accesa. Un altro timer nell’RTC può essere usato per interrompere tutte le modalità a basso consumo o il deep sleep con spegnimento, con risoluzione di 1 ms
• • Timer a canali e ritmi multipli da 24 bit (MRT) per la generazione ripetitiva di interrupt con fino a quattro ritmi fissi e programmabili
• • Windowed Watchdog Timer (WWDT) con FRO 1 MHZ come fonte di clock
• • Il Micro-Tick Timer dell’oscillatore watchdog puo’ essere usato per interrompere le modalità sleep e deep sleep
• • Timer di sistema a corsa libera da 42 bit come base continua di sistema, disponibile in ogni modalità a consumo ridotto

Generazione di clock

• • Oscillatore interno a corsa libera (FRO)
• • Oscillatore interno a corsa libera da 32 kHz FRO
• • Oscillatore interno a basso consumo (FRO 1 MHz)
• • Oscillatore a cristallo con frequenza operativa da 1 a 25 MHz. Opzione per ingresso di clock esterno (modalità bypass) per frequenze di clock fino a 25 MHz
• • Oscillatore a cristallo con frequenza operativa di 32.768 kHz
• • PLL0 e LLL1 permettono l’operatività della CPU fino alla velocità massima di CPU, senza necessità di clock esterno ad alta frequenza
• • Funzione di uscita di con divisore per monitorare i clock interni
• • Unità di misura della frequenza, per misurare la frequenza di qualsiasi segnale di clock, su chip o meno

Modalità di risparmio energetico

• • Unità integrata per la gestione della potenza (PMU) per minimizzare i consumi
• • Diverse modalità di risparmio energetico: sleep, deep-sleep con RAM accesa, spegnimento con RAM e CPU0 accese, e spegnimento completo con RAM accesa
• • Opzioni di riaccensione dagli interrupt periferici configurabili
• • Il timer Micro-Tick, che opera dall’oscillatore watchdog, e il clock in tempo reale (RTC) che opera dal clock da 32.678 kHz, possono entrambi essere usati per interrompere le modalità di sleep e deep sleep
• • Power-On Reset (POR)
• • Rivelatore di calo di tensione (BOD) con soglie separate per gli interrupt e i reset forzati

Informazioni aggiuntive

• • Operante da un convertitore DC-DC interno
• • Alimentazione unica da 1.8 V a 3.6 V
• • JTAG boundary scan supportato
• • Temperature d’esercizio: da -40 °C a +105 °C
• • Disponibile nei package HLQFP100, VFBGA98 e HTQFP64

Scarica la scheda tecnica