デジタルクロスポイントとは、任意の入力を任意の出力に切り替えられる装置のことです。入力と出力はデジタルで能動的であり、双方向ではありません。サイズは様々で、単一チップ上で最大20×20サイズにまで拡張可能である。「20x20」とは、20入力から20出力へ、20入力のうちどれでも20出力のいずれかに接続できることを意味します。デジタルクロスポイントは通常、高速信号スイッチングを目的としており、一部のクロスポイントは12Gbit/s以上のデータレートを切り替えることができます。

クロスポイントの重要な特徴は高速信号規格とインターフェースできることです。通常、PECL(疑似発光結合論理)またはCML(電流モード論理)差動入力・出力をサポートしています。これらの入力と出力はそれぞれ受信機と送信機と呼ばれます。このような高速データレートをサポートするため、クロスポイントの受信機にはイコライゼーション(振幅および位相補償フィルタ)が実装されており、回路基板(PCB)損失を補正します。送信機には基板損失を事前に補正するための特別なフィードフォワードイコライゼーションも備えられます。入力と出力の両方でイコライゼーションを行うことで、より長いPCBトレースのサポートが可能です。 クロスポイントはレーンごとの信号検出損失があります。標準的なCMOSまたはTTLロジックに準拠したSPIまたはI2Cシリアルインターフェースを持ち、クロスポイントの相互接続マップを設定するために使用できます。また、電源投入時にシリアルインターフェースEEPROMからマップを自動的に読み込む機能も通常備えています。

クロスポイントは、光ファイバーネットワークスイッチング、SONET C-192/STM-64x、10Gbitイーサネット、SDIビデオなどの用途で利用されます。デジタル通信規格は低ノイズ、いわゆるジッターを必要とします。クロスポイントは、信号に与える位相ジッターを最小限に抑えるよう設計されています。クロスポイントを使用可能にするためには、通信規格の最大ジッター仕様値を下回る結合位相ジッターが必要になります。非常に大規模なクロスポイント設計では、専用ICが入手できない場合、高速トランシーバーを搭載したFPGAを用いてクロスポイントを実装します。多くのFPGA設計では、送信前に新しいクリーンクロックの周りでデジタルストリームを再生成するリクロックというプロセスも組み込まれており、多くのクロスポイントをカスケード接続できます。