LVDSは低電圧差動信号（Low Voltage Differential Signaling）の略です。これは、ツイストペア銅線ケーブルおよびプリント基板（PCB）トラック上でのシリアル通信のためのTIA/EIA-644電気規格に準拠した物理インターフェースです。これは物理層のみの仕様であり、さまざまなプロトコルで使用可能です。

低電圧とは、使用される信号電圧レベルが低いこと（約350mV）を指し、特性インピーダンスが100〜120オームのケーブルを駆動します。差動信号システムは、2本の導体に補完信号を使用します。交流信号が一方の線に送られると、同じ信号が180^o位相がずれた形で戻ります。送信される情報は導体間の差分信号に符号化されます。この配置はバランス型と呼ばれます。これにより電磁干渉や信号のクロストークが減少し、性能が向上します。LVDSで使用されるバランス導体は、ケーブル内のツイストペアや、PCB上の結合マイクロストリップとして実装された伝送線路です。

ツイストペア導体は、2本のワイヤー間に強い電場と磁場を作り出します。外部ノイズは両導体に均等に結合し、受信機内で互いに打ち消し合います。これはコモンモードノイズと呼ばれます。LVDSは低消費電力（<10mW）であり、定電流で動作するため、電源の性能要件を低く抑えることができます。低コモンモード電圧-2本の信号の中心電圧は約1.2Vであり、さまざまなデジタル集積回路技術と互換性があります。LVDSインターフェースは多くの集積回路に直接統合されており、10メートルのケーブルで最大655Mbits/Sの動作が可能です。より高い周波数では、電流モードトランシーバーベースの規格が使用される傾向があります。

LVDSは1994年に初めて導入され、現在でもLCDディスプレイやコンピュータバスなどの高速システム間のインターフェースとして広く使用されています。これは、クロックなどの低ノイズで信号を分配する必要がある場合に人気のあるインターフェースです。LVDSは最大10メートルのケーブルで動作する可能性があります。高速LVDSトランシーバーは、信号の形状を周波数に応じて調整し損失を補正するイコライゼーション回路を備えています。これにより、PCBやシステムバックプレーンで最大3.125Gbits/SのLVDS通信が可能になります。