振荡器电路设计注意事项

振荡器的运行频率取决于振荡器电路中环路的相位角偏移。任何净相位角的改变都会导致输出频率的变化。由于振荡器的常见目标是提供基本不受变量影响的频率，因此必须采用某种方法来减少净相位的变化。可以说，最有效也是最常用的方法是在反馈回路中使用石英晶体单元，以尽量减少净相位偏移。

石英晶体的阻抗随着所施加频率的变化而发生显著的改变，以至于所有其他电路元件的反应几乎可以看作是连续的电抗。因此，当晶体单元被用在振荡器的反馈回路中时，晶体单元的频率会自我调节，以使晶体单元呈现满足回路相位需求的电抗。下图展示了石英晶体单元的电抗与频率的关系。

从图 B 可以明显看出，石英晶体单元具有两个零相位的频率。第一个频率，即两个频率中较低的那个，是串联谐振频率，通常简称为 Fs。紧接着的或者说两个零相位频率中较高的那个，是相应的或称反谐振频率，通常简称为 Fa。在振荡器电路中，串联谐振频率和相应的谐振频率均表现为阻性。在串联谐振点，阻抗最小，电流流动最大。而在并联点时，阻抗达到最大，电流流动则极小。因此，并联谐振频率 Fa 绝不应作为振荡器电路的主导频率。

通过在振荡器电路的反馈回路中加入反应性元件（通常是电容器），可以使石英晶体单元在串联和并联谐振点之间的任何位置振荡。因此，由于增加电容所产生的频率高于串联谐振频率；通常将其称为并联频率，不过它低于实际的并联频率。

正如与石英晶体单元相关的两种零相位频率一样，也存在两种主要的振荡器电路。这些电路通常根据所使用的晶体单元类型来定义，即“串联”或“并联”。

串联电路：串联谐振振荡器电路使用晶体，其设计目的是在其天然串联谐振频率下工作。在这种电路中，反馈回路中不会有电容器。串联谐振振荡器电路的主要应用是由于其组件数量较少。然而，这些电路可能通过晶体单元以外的路径提供反馈。因此，在晶体发生故障的情况下，这种电路可能仍然会在某个主观频率下继续振荡。以下是一个基本串联谐振振荡器电路的表示。

从图 C 可以明显看出，串联谐振振荡器电路在需要进行修改时，没有提供调整输出频率的方法。在上述电路中，电阻 R1 用于给反相器提供偏置，使其在线性区域内工作。这个电阻还向反相器提供负反馈。电容器 C1 是一个耦合电容器，用来阻断直流电压。电阻 R2 用于给晶体单元提供偏置，因此必须注意不要选择过小的值。晶体单元 Y1 是一个串联谐振晶体单元，其设计目的是在首选频率下运行，同时具有所需的频率公差和稳定性。

并联电路：一个并联谐振振荡器电路使用的是设计为与指定负载电容值一起运行的晶体单元。这会产生一种结果，即晶体频率高于串联谐振频率，但低于真正的并联谐振频率。这些电路除了通过晶体单元完成反馈回路之外，不提供其他路径。如果晶体单元发生故障，电路将不再继续振荡。下面给出了一个并联谐振电路的简单描述。

该电路使用单个反相器，并在反馈回路中包含两个电容器。这些电容器包括“负载电容”，并与晶体单元一起产生振荡器工作的频率。当负载电容的值发生变化时，振荡器的输出频率也会随之变化。因此，该电路确实提供了一种适当的方法来调整输出频率，以备需要时进行调整。

电阻R1和R2的功能与图C中所示的串联谐振电路中的描述相同。两个负载电容CL1和CL2有助于确定晶体单元以及振荡器将运行的频率。晶体单元Y1是一个并联谐振晶体单元，规定在特定的负载电容值下运行，以实现所需频率、频率容差以及稳定性。

提到过“指定负载电容”。负载电容可被描述为“在振荡器电路中，通过晶体的连接点所存在的电容值，无论是测量还是计算得出”。对于串联谐振电路，晶体单元的连接点之间不存在任何电容，因此，对于串联谐振晶体单元无需说明负载电容。而在并联谐振振荡器电路的情况下，电容是存在的。由于直接测量该电容值不太合理，通常需要计算其值。负载电容值的计算通过以下公式完成：

其中 CL1 和 CL2 是负载电容，Cs 是电路寄生电容，通常为 3.0 至 5.0 pF。

驱动级别：“驱动级别”指的是晶体单元在运行时所消耗的功率。功率是施加电流的函数，通常用毫瓦（Milliwatts）或微瓦（Microwatts）来表示。对于晶体单元，其驱动级别具有一定的最大值，这些最大值会根据频率和运行模式的不同而变化。建议与晶体单元供应商确认特定晶体单元允许的最大驱动级别。超过所给晶体单元的最高驱动级别可能导致不稳定的运行、加速老化率，甚至在某些情况下会导致灾难性损坏。驱动级别可以通过以下公式计算：

其中，“I” 是晶体单元的有效值电流，R 是特定晶体单元的最大电阻值。公式（2）实际上是功率的“欧姆定律”。

在工作振荡器电路中测量实际驱动电平可以通过暂时在晶体单元的串联电路中插入一个电阻来完成。该电阻器的欧姆值必须与晶体单元相同。然后可以读取电阻上的电压降，并计算电流和功率耗散。随后必须移除电阻器。作为另一种测量驱动电平的方法，如果空间允许，可以在晶体单元的输出引线上使用电流探头。该方法在下方的图1中进行了说明。

频率与模式：石英晶体单元的频率受振动石英元件的物理尺寸限制。在某些情况下，限制尺寸是其长度和宽度。对于最受欢迎的晶体单元，“AT”切型晶体单元，其限制尺寸为振动石英元件的厚度。随着厚度减小，频率会增加。通常在约30.000MHz时，石英片的厚度变得过薄而无法进行加工。

如果需要设计一个高于限制频率的振荡器，就必须利用石英晶体单元在其“基频”的奇数倍频率下振荡的特性。我们可以将“基频”定义为“在特定机械尺寸下自然发生的频率”。因此，如果一个晶体单元的基频为10.0 MHz，那么它也可以被设计成在基频的3、5、7等奇数倍上振荡。也就是说，该晶体单元可以在30.0、50.0、70.0等MHz频率下振荡。

这些基频的倍数被称为“泛音”，并以倍数的整数来标识，例如“第三泛音”、“第五泛音”等。当需要在某个泛音频率上使用时，必须指定晶体单元以在所需频率和所需泛音上运行。切勿尝试订购一个基频模式的晶体，然后再试图将其用在泛音频率上。这是因为基频晶体单元和泛音晶体单元的制造工艺有所不同。

在许多情况下，特定振荡器设计中所使用的集成电路的特性决定了必须抑制晶体单元的基波频率，以确保在所需的频率和所需的泛音上运行。在这种情况下，通常需要对振荡器电路进行修改。一种修改方法是添加一个由电感器和电容器组成的“谐振”电路。这些修改如图 F 和图 G 所示。

在这两种情况下，谐振电路都会被调节到在基波频率与所需频率之间的某个频率上共振。这会导致不需要的频率被引导至接地，只留下所需频率出现在振荡器的输出端。

设计注意事项：为了确保振荡器电路的良好运行，应遵循某些设计注意事项。在所有情况下，建议避免平行走线，以降低电路的寄生电容。所有走线应尽可能短，并且组件应隔离，以防止耦合。应使用接地平面来隔离信号。

负阻抗：为了使振荡电路达到最佳性能，电路必须设计为能够增强“负阻抗”，有时也被称为“振荡裕量”。评估特定电路中的负阻抗量可以通过在晶体单元的串联电路中临时安装一个可变电阻器来完成。可变电阻器的初始设置应为最低值，最好接近于零欧姆。然后启动振荡器，并在示波器上监测输出信号。随后调节可变电阻器以增加其阻值，同时持续监测输出信号。当达到某个阻值时，振荡将停止。这时测量可变电阻器的阻值，以确定振荡停止时的欧姆值。在这个值的基础上，加上供应商指定的晶体单元的最大阻值。计算得到的总欧姆阻值被认为是“负阻抗”或“振荡裕量”。为了确保电路的良好和可靠运行，建议负阻抗最小为晶体单元指定最大阻值的五倍。

负阻值超过晶体单元最大阻值的五倍会更好。由于负阻值在高温下趋于降低，建议在工作范围的最高温度下进行测试。请参阅下面示例说明的特殊程序。

负阻测量程序