ADF4382: Synthétiseur à large bande micro-ondes avec VCO intégré
L'ADF4382 est une boucle à verrouillage de phase (PLL) fractionnelle-N de haute performance et à très faible gigue, avec un oscillateur contrôlé en tension (VCO) intégré, idéalement adapté à la génération d'oscillateur local (LO) dans les applications 5G ou les applications de convertisseur de données.
Le PLL haute performance de l'ADF4382 possède une figure de mérite de −239 dBc/Hz, un faible bruit 1/f et une fréquence PFD élevée de 625 MHz en mode entier qui peut atteindre un bruit ultra-faible en bande et un jitter intégré. L'ADF4382 peut générer des fréquences dans une plage d'octave fondamentale de 11 GHz à 22 GHz, éliminant ainsi le besoin de filtres sous-harmoniques. Les diviseurs de sortie sur l'ADF4382 permettent de générer une gamme complète de fréquences de sortie allant de 687,5 MHz à 22 GHz. Pour les applications d'horloge de convertisseur de données multiples, l'ADF4382 aligne automatiquement sa sortie à l'edge de référence d'entrée en incluant le diviseur de sortie dans la boucle de rétroaction PLL. Pour les applications nécessitant un délai déterministe ou une capacité d'ajustement du délai, un délai programmable de la référence à la sortie avec une résolution de <1 ps est fourni. La correspondance du délai de la référence à la sortie entre plusieurs dispositifs et sur toute la température permet un alignement multicomposant prévisible et précis. La simplicité du schéma fonctionnel de l'ADF4382 facilite le temps de développement avec une carte de registre d'interface périphérique série (SPI) simplifiée, une entrée SYNC externe et un alignement multicomposant reproductible en mode entier et fractionnaire.
- Plage de fréquence de sortie : 687,5 MHz à 22 GHz
- Jitter RMS intégré à 20 GHz = 20 fs (largeur de bande d'intégration : 100 Hz à 100 MHz)
- Jitter RMS intégré à 20 GHz = 31 fs (méthode ADC SNR)
- Temps de calibration rapide du VCO < 1 μs
- Temps d'autocalibration du VCO < 100 μs
- Bruit de phase de fond : −156 dBc/Hz à 20 GHz
- Spécifications PLL :
- -239 dBc/Hz : Bruit de phase normalisé In-Band
- -287 dBc/Hz : Bruit 1/f normalisé In-Band
- Fréquence maximale d'entrée du détecteur de phase/fréquence de 625 MHz
- Fréquence d'entrée de référence de 4,5 GHz
- Spurious typique fPFD : −90 dBc
- Spécifications de délai de référence à la sortie
- Coefficient de température du délai de propagation : 0,06 ps/°C
- Taille du pas d'ajustement : <1 ps
- Alignement de phase de sortie multichip
- Alimentations de 3,3 V et 5 V
- Support de l'outil de conception de filtre de boucle ADIsimPLL™
- 7 mm × 7 mm, LGA à 48 bornes
- Température de fonctionnement de −40°C à +105°C
Étiquettes d'article
