Principios fundamentales detrás de la topología adc Sigma-Delta

Por lo general, son dos bloques: el modulador Sigma Delta y el bloque de procesamiento digital de señales, normalmente un filtro digital. Este diagrama de bloques de alto nivel y los conceptos clave del ADC Sigma Delta se muestran en la Figura 1.

Figura 1. Conceptos claves del ADC Sigma Delta.

Como el modulador sigma delta es una arquitectura de sobremuestreo, comenzaremos con la teoría del muestreo y el escenario de Nyquist y el funcionamiento del ADC de sobremuestreo.

La Figura 2 muestra la comparación entre el funcionamiento de Nyquist de un ADC con la caja de sobremuestreo y, finalmente, con la caja modulada Sigma Delta (también de sobremuestreo).[1]

Figura 2. Comparación de las topologías Nyquist, de sobremuestreo y Sigma Delta

 “A” representa el ruido de cuantificación de un ADC cuando se ejecuta en una operación “Nyquist directo”. En este caso, el ruido de cuantificación se determina por el tamaño del LSB del ADC. "FS" es la tasa de muestra del ADC y FS/2 es la frecuencia Nyquist. El Caso B muestra el mismo convertidor, excepto que ahora se utiliza en un contexto de sobremuestreo donde se emplea una tasa de muestra más rápida. Un factor de K con el ruido de cuantificación ahora extendido sobre un ancho de banda más amplio de hasta K×FS/2 aumenta la tasa de muestra. El filtro digital de paso bajo (normalmente con diezmado) elimina el ruido de cuantificación de la región azul.

El modulador Sigma Delta tiene la característica adicional de conformación de ruido, como se muestra en el diagrama C. El ruido de cuantificación de la conversión analógica a digital está conformado por el esquema de modulación que lo cambia (normalmente) desde un ancho de banda bajo a una frecuencia más alta lo que permite que un filtro digital de paso bajo lo elimine del resultado de la conversión. El ADC Sigma Delta se puede diseñar con el ruido fondo determinado por el ruido térmico y sin verse limitado por el ruido de cuantificación.

Prueba, modula, filtra.

El ADC Sigma Delta registra con un reloj de muestreo interno o externo. Con frecuencia, el reloj maestro del ADC ( "MCLK") se divide antes de usar el modulador, sea consciente de esto cuando lea la hoja de datos del ADC y entienda la frecuencia del modulador. La frecuencia de muestreo que pasa al modulador, establece el FMOD de frecuencia de muestreo. El modulador envía datos al filtro digital a ese paso y, a su vez, el filtro digital (normalmente de paso bajo, con un poco de diezmado) proporciona datos a la tasa de transferencia de datos de salida (ODR). La Figura 3 muestra este flujo.

Figura 3. Flujo ADC Sigma Delta: Muestreo a la salida del modulador a la salida filtrada digitalmente.

Visión detallada de un Modulador Sigma Delta de primer orden (MOD1)

El modulador sigma delta es un sistema de respuesta negativa, análogo a un amplificador de bucle cerrado. El bucle contiene un ADC y DAC de baja resolución, así como un filtro de bucle. La salida y la respuesta se cuantifican de forma general, a menudo, solo una única salida como alta o baja. La estructura básica se implementa como un sistema analógico para ADCs, donde el cuantificador es el bloque en el que se lleva a cabo el muestreo. Existen condiciones previstas para la estabilidad del bucle, la salida es una representación general de la entrada. El filtro digital toma la salida general y reconstruye una versión digital precisa de la entrada analógica.

Figura 4. "Densidad de uno" Sigma Delta en respuesta a la entrada de onda senoidal. Modelo lineal (a) del bucle Sigma Delta MOD1.

Una salida de densidad de uno en respuesta a una entrada de onda senoidal se muestra en la Figura 4. La tasa de cambio de la salida del modulador desde un nivel bajo hacia un nivel alto depende de la tasa de cambio de la entrada. En la entrada a gran escala de la onda senoidal, la tasa de conmutación de salida del modulador se reduce y el estado a +1 de salida domina, de manera similar cuando la onda senoidal se encuentra en su gran escala negativa, las transiciones entre + 1 y -1 se reducen y la salida -1 domina. En la máxima tasa de cambio de la entrada de onda senoidal, se produce la más alta densidad de la conmutación entre +1 y -1 en la salida del modulador. La tasa de cambio de la salida sigue la de la entrada. Es la tasa de transición de la salida del modulator Sigma Delta que describe la entrada analógica.

El uso de un modelo lineal para describir este modulador de un solo bit "MOD1", el sistema se muestra como un sistema de control con respuesta negativa. El ruido de cuantificación es la diferencia entre la entrada y la salida del cuantificador. Un filtro de paso bajo sigue el nodo de entrada "delta". En la Figura 5, el modelo lineal (b) el ruido de cuantificación se describe con el término "N".

Figura 5. Modelo lineal (b) del bucle Sigma Delta MOD1 con ecuaciones y filtro y diagramas de función de transferencia de ruido y señal.

H(f) es la función del filtro de bucle y define las funciones de transferencia de señal y ruido. H(f) es una función de filtro de paso bajo con una ganancia muy alta a bajas frecuencias (dentro del ancho de banda de interés) y la atenuación de señales de frecuencia más alta. El filtro de bucle se puede implementar como un integrador simple o una cascada de integradores. En la práctica, un DAC se coloca en la ruta de respuesta para tomar la señal de salida digital y devolverlo al nodo de entrada "delta" analógico.

La solución de las ecuaciones que se muestran en la Figura 5 proporciona las funciones de transferencia de ruido y señal. La función de transferencia de señal funciona como un filtro de paso bajo, con una ganancia de 1 en el ancho de banda de interés. La función de transferencia de ruido es una función de filtro de paso alto que proporciona la conformación de ruido. Hay una fuerte supresión del ruido de cuantificación a bajas frecuencias cerca de CC. La señal de ruido de cuantificación en altas frecuencias fuera del ancho de banda de interés aumenta. Para el modulador de único orden (MOD1), el ruido aumenta a una tasa de aproximadamente 20dB/década.

Un método común para aumentar la resolución del sistema es aumentar el orden del filtro de bucle al poner en cascada dos filtros de bucle. El H(f) del filtro de bucle general ahora tiene una mayor caída y la función de transferencia de ruido tiene una transición de 40dB/década para un estilo MOD2. El ruido de cuantificación tiene una forma más agresiva, con mucho menos ruido de frecuencia baja. La Figura 6 compara los ADC Sigma Delta MOD1 y MOD2.

Figura 6. Configuraciones del diagrama de bloques MOD2 y MOD1 con diagramas comparativos de las funciones de transferencia de ruido y filtro.

Las variaciones y los estilos de los moduladores sigma delta son muy diversos. Las arquitecturas que evitan los problemas de estabilidad de los bucles de un solo bit de orden superior se llaman arquitecturas de moduladores de conformación de ruido de varias fases (MASH). Las arquitecturas de varias fases (estilo MASH) permiten el diseño de moduladores sigma delta de alto orden estable a través de una combinación de bucles inherentemente estables de orden inferior.

Al avanzar por la teoría, observamos el análisis desde la perspectiva de un verdadero ADC. El AD7175 es la última familia de convertidores ADC sigma delta de precisión de Analog Devices. El ADC es el primer convertidor en el mercado en proporcionar una verdadera salida libre de 24 bits de ruido. El ADC maximiza el rango dinámico para los diseñadores de circuitos de instrumentación críticamente sensibles al ruido, al permitir la reducción o eliminación de la ganancia del amplificador precedente en etapas de acondicionamiento de señal. El dispositivo también puede funcionar a alta velocidad y ofrecer menores tiempos de retorno a valores nominales que antes. Esto mejora el tiempo de respuesta a un estímulo en la entrada en los bucles de control o aumenta la densidad de los canales que todos se pueden convertir con un rendimiento más rápido por canal.

Todo esto viene con una cadena de señal analógica completamente integrada con entrada analógica de carril a carril verdadera y búferes de entrada de referencia. La familia ofrece varios números de canales de entrada con las actualizaciones de pin a pin, tanto para la velocidad de conversión o para el ruido menor o las alternativas de potencia menor. AD7175-2 y -8 proporcionan las salidas más rápidas y el menor ruido. AD7177-2 ofrece una salida de resolución de 32 bits. AD7172 y AD7173 proporcionan las opciones de potencia más bajas.

El AD7175-2 incluye una herramienta de software de gran utilidad que ayuda con su evaluación. EVAL + es una única pieza de software descargable desde el sitio web de ADI que se puede usar para configurar, analizar y seleccionar el ADC con o sin hardware. El software, que se ejecuta con el hardware, funcionará según la placa de evaluación estándar. Sin el hardware, un modelo funcional del ADC se ejecuta en segundo plano y le permite al usuario establecer la mejor configuración de funcionamiento para su aplicación final.

Figura 7 Familia ADC Sigma Delta AD7175, Diagrama de bloques y Rendimiento del ruido AD7175-2 .

Figura 8 Descripción general de la Familia ADC Sigma Delta AD7175.

Eliminación del ruido de cuantificación del ADC Sigma Delta: consideraciones de ancho de banda (BW) y ruido

El ADC AD7175 se usará para mostrar cómo el ruido de cuantificación de los ADC Sigma Delta se pueden eliminar con el filtrado digital. Las compensaciones se harán nítidas en el ancho de banda y el tiempo de retorno a valores nominales de ruido y entrada.

La Figura 9 muestra el ruido modulador sin procesar trazado a partir de la comparación con el log de frecuencia para el dispositivo AD7175 desde CC hacia FMOD/2 (o 4 MHz). Las muestras del modulador AD7175 a una tasa efectiva de 8 MHz (FMOD). El modulador es un estilo MASH que está diseñado para entregar una inclinación de 80 dB/década al ruido del modulador. El ruido térmico del circuito establece el ruido de fondo en la banda, antes de llegar al punto del eje de frecuencias donde comienza a aumentar el ruido del modulador. Este diagrama que muestra el ruido de fondo bajo da una idea de la alta capacidad de alcance dinámica del ADC para las señales de ancho de banda bajas. Este rango dinámico y la capacidad del AD7175 para empujar este ruido de fondo hacia abajo, se traduce en la mejora de la sensibilidad para el usuario, especialmente útil en la adquisición de señales de baja amplitud en la aplicación.

La relación del sobremuestreo mínimo del ADC y el orden del filtro digital y la frecuencia de esquina, todo ello contribuye a asegurar que el ruido de cuantificación no sea el factor limitante para el ruido del ADC. Para filtrar el ruido, el envolvente del filtro debe ser capaz de atenuar lo suficiente y tener la caída suficiente para abordar la tasa de aumento del ruido de cuantificación de magnitud.

La relación de sobremuestreo mínima del AD7175 es x32, por lo que dado el FMOD de 8 MHz, la tasa de transferencia de datos de salida máxima que se ofrece es de 250 kHz.

El AD7175 ofrece diversos tipos de filtros seleccionables por el usuario. La teoría detrás del funcionamiento de una operación de filtro digital se describe mediante la comparación de los filtros Sinc 5 +Sinc1 y Sinc 3 en diferentes escenarios.

En una ODR 250 kHz, el AD7175 “Sinc5 + Sinc1 se configura directamente como una ruta Sinc 5 con una frecuencia de -3 dB del ~0.2xODR (50 kHz). El filtro Sinc 5 tiene un envolvente de atenuación de -100 dB por década. Esto significa que el filtro de atenuación Sinc 5 y la caída es más que suficiente para eliminar el ruido del modulador como se muestra en la Figura 9.

Figura 9 CC espectro de salida del modulador AD7175 para FMOD/2 con la Sinc5 + Sinc1, diezmado por 32 superpuestas (efectivamente una respuesta Sinc5).

Por el contrario, al cambiar a Sinc 3 a ODR de 250 kHz, la atenuación y la caída no son suficientes para eliminar el ruido del modulador. Los números de ruido de la hoja de datos en ODR de 250 kHz y 125 kHz demuestran este hecho. Solo cuando se establece la tasa de transferencia de datos en 62,5 kHz e inferior, la respuesta del Sinc 3 filtra completamente el ruido de cuantificación del resultado ADC.

Más allá del ruido de cuantificación filtrado, el filtro digital se puede usar para compensar el ancho de banda de entrada para reducir el ruido. Esto se realiza mediante el aumento de la tasa de diezmado. En el caso de que el filtro Sinc 5 + Sinc1 aumente la relación de sobremuestreo significa que el qu^into orden del filtro inicial Sinc se convierte en un promedio. El promedio del resultado inicial permite al usuario elegir entre una variedad de diferentes tasas de transferencia de datos de salida y velocidades y ancho de banda para mejorar el rendimiento del ruido, que se muestra en la Figura 11, por el Sinc5 y los siguientes promedios de Sinc5 + Sinc1 para mejorar el rendimiento de ruido. Al promediar el resultado Sinc 5 presenta las marcas del pri^mer en la tasa de transferencia de datos de salida y los múltiplos de esa tasa que están compuestos con todo el envolvente Sinc 5. Las marcas en el filtro de estilo Sinc tradicionalmente se usan para rechazar la interferencia a frecuencias conocidas al configurar estratégicamente la tasa de transferencia de datos para que coincidan con la frecuencia de la interferencia. Un clásico ejemplo de esto, se encuentra en la eliminación a 50 y 60 Hz de la frecuencia de línea. 

Figura 10 filtro Sinc 5 + Sinc 1 AD7175-2: ajuste del ancho de banda de entrada al cambiar la tasa de diezmado del ADC.

Figura 11 filtro Sinc 5 + Sinc 1 AD7175-2 – ruido en comparación del diagrama ODR.

El filtro de estilo "Sinc" es un filtro promedio móvil con un perfil Sin(x)/x así que comúnmente se conoce como un filtro Sinc. El filtro se compone de una serie de integradores, un interruptor que funciona como el diezmador, seguido por una serie de diferenciadores. El filtro es un estilo FIR (respuesta de impulso finito), es decir, hay una respuesta conocida y finita del filtro para un cambio de paso en la entrada y exhibe una respuesta de fase lineal. Los ceros del filtro se producen en las frecuencias del período de 1/promedio. En la tasa de transferencia de datos de salida y los múltiplos enteros de esta tasa, las marcas profundas producen señales atenuantes dentro de la marca.

La Figura 12 muestra la comparación de los filtros Sinc de 3^er y 5^to orden ambos funcionando con una tasa de diezmado de 32 para el AD7175. En este caso ambos filtros proporcionarán los datos de conversión a una tasa de salida de 250 kHz. El orden del filtro determina tanto la caída y la frecuencia de -3 dB. Un filtr^o SincP se montará sobre el envolvente de respuesta de la frecuencia de –P x 20 dB/década. La caída más pronunciada emite una frecuencia más baja de -3 dB. La principal desventaja entre los diferentes órdenes de los filtros se encuentra en el tiempo de retorno a valores nominales del filtro que tiene efectos diferentes en la aplicación de medición final dependiendo del escenario. 

Figura 12 Comparación de dominio de frecuencia de los diferentes órdenes de los filtros Sinc: Sinc5 en comparación con Sinc 3.

Tiempo de retorno a valores nominales del filtro

Como el filtro digital procesa un promedio móvil de la corriente de datos desde el modulador Sigma Delta, hay un tiempo de retorno a valores nominales asociado. El retraso se fija para cualquier filtro FIR, pero es diferente para cada orden del filtro Sinc. El retraso se describe normalmente por dos términos; Retraso grupal y Tiempo de retorno a valores nominales. El retraso grupal describe el retraso entre la señal analógica que está presente en la entrada cuando se ve en la salida digital. Para una onda senoidal de un solo tono es el tiempo entre, por ejemplo, el máximo de tensión de la onda senoidal existente en la entrada analógica, al mismo máximo que aparece en la salida digital.

El tiempo de retorno a valores nominales es el tiempo promedio total del filtro digital, si hay un paso en la entrada analógica toma todo el tiempo de retorno a valores nominales del filtro hasta que la salida de los datos del ADC no tiene correlación con el paso anterior en la entrada. Pueden existir otros retrasos como el tiempo de cálculo del filtro, para la familia AD7175, la primera conversión tendrá un tiempo de retorno a valores nominales más largo o la estabilización después de salir del modo de espera también puede incurrir en un retraso debido a un ciclo de cálculo inicial de 1/ODR. Cualquier retraso además del tiempo de retorno a valores nominales del filtro puede variar según el convertidor seleccionado, tenga presente al momento de leer las hojas de datos del ADC.

El efecto del tiempo de retorno a valores nominales del filtro se muestra mejor al comparar un escenario ADC Sigma Delta único con el de un ADC Sigma Delta multiplexado. El tiempo de retorno a valores nominales del filtro digital impacta en gran medida la tasa en la que el usuario puede alternar los múltiples canales de entrada, mientras mantiene cada resultado del canal independiente.

¿Por qué debe esperar que todo el tiempo de retorno a valores nominales entregue un resultado independiente? Revisemos el filtrado digital para un único ADC con una única fuente de entrada. Los datos del modulador ADC Sigma Delta a medida que pasan a una velocidad de FMOD al filtro digital como se describe en la Figura 3 con cada muestra pasa a través del filtro promedio móvil. Según la orden y el estilo, el filtro carga cada muestra de manera diferente durante el período de tiempo de conversión (establecido por la tasa de diezmado del filtro) como se muestra en la Figura 13. Ejemplo de entrada 0 y las muestras subsiguientes son resultados discretos de salida del modulador, separados por un único período del reloj del modulador. El eje y escala la ponderación atribuida por el filtro digital para cada muestra. La forma de esta ponderación es la representación del dominio de tiempo del filtro digital de paso bajo. La tasa de transferencia de datos de salida de esta situación es 250 kHz (8 MHz/32= FMOD/tasa de diezmado). El tiempo entre los datos que prepara las señales (líneas verticales en cada uno de los diferentes colores) es 4us. El ADC está configurado para funcionar con el filtro Sinc5 + Sinc1 con una tasa de diezmado de 32. Las cinco salidas de conversión tienen cierta superposición en las entradas del modulador que definen la salida del filtro, por lo que ninguna es independiente de la otra. Para una sola entrada del ADC, cada resultado de conversión comparte entradas desde el modulador, pero el filtro carga cada una de estas salidas del modulador de forma diferente.

Figura 13 Entrada del ADC único, Sinc 5, 5 ciclos de salida de conversión.

Para el caso de entrada multiplexada, los datos del modulador proporcionados para crear cada salida de conversión deben ser independientes para cada canal. Todo el tiempo de retorno a valores nominales del filtro debe transcurrir antes de que el multiplexor cambie del canal de entrada analógica al siguiente. Un ejemplo del filtro de estilo Sinc 3, con una tasa de diezmado de 32, el tiempo de retorno a valores nominales se ilustra para una conversión en la Figura 14 (A). La salida de datos, una vez que el filtro está instalado completamente, es un promedio ponderado de las 96 salidas anteriores desde el modulador. Esto equivale a 12us o 3 ciclos de la tasa de transferencia de datos de salida del ADC.

Figura 14 ADC multiplexado, filtro Sinc 3, 3 ciclos de conversión. Datos totalmente instalados.

La Figura 14 (B) ilustra las 3 primeras muestras de la situación de multiplexado donde cada una de las muestras que se obtienen del ADC se encuentran totalmente instaladas. La salida del modulador no se sobrepone entre ninguna de las muestras. El tiempo entre las DRDY (líneas verticales) indica la tasa de multiplexado que la decide el tiempo de retorno a valores nominales del filtro. A menudo, esta tasa se describe en las hojas de datos y diagramas de parámetros como la "Tasa de transferencia de datos totalmente instalada".

Para el fil^tro SincP, el tiempo de retorno a valores nominales del filtro es el orden del filtro P, multiplicado por 1/ODR. Para un filtro Sinc 3 que funciona a ODR de 250 kHz significa que el tiempo de retorno a valores nominales del filtro es 3x1/250k = 12us. En comparación, si se utiliza un filtro Sinc 5 en el mismo ODR de 250 kHz, el tiempo de retorno a valores nominales del filtro es 5x(1/250k) = 20us.

Una tasa aproximada para la conmutación entre los canales es el ODR dividido por el orden del filtro, por lo tanto, ODR/3 para el filtro Sinc 3 o ODR/5 para el filtro Sinc 5. Es muy claro para los filtros directos Sinc. Se requiere un paso adicional para los casos como el estilo Sinc 5 + Sinc1. La familia AD7175 de los ADC ofrece la posibilidad de elegir entre diversos estilos de filtros. En la siguiente sección se muestran las diferencias entre los tipos de filtro y también proporciona un ejemplo del cálculo del tiempo de retorno a valores nominales para cada uno de los casos.

Trabajemos con el tiempo de retorno a valores nominales y también veamos cómo esto se relaciona con la tasa de transferencia de datos por canal en una situación de multiplexado, un escenario típico en la entrada de tensión, en los módulos de entradas analógicas para el control de procesos, donde una etapa anterior a la atenuación escala la entrada +/-10 V dentro de la gama de entrada del AD7175-8 y múltiples entradas de 4 canales u 8 canales que se multiplexan a través del AD7175-8.

(A)   AD7175 Sinc 3 : ODR= 62,5 kHz

Tiempo de retorno a valores nominales = 3x (1 / 62.5k) = 48us, Canal Conmutador Tasa = 1/48us = 20,833 kHz

(B)   AD7175 Sinc 5 + Sinc 1: ODR = 62,5 kHz

Nota: hay dos componentes. El filtro Sinc 5 promedia sobre una ventana de 4us (FMOD = 8 MHz), de modo que pasa los datos al bloque de promedio a una tasa de 250 kHz.

1)      Tiempo de retorno a valores nominales del Sinc 5 = 5x1/250 k = 20us

Esto proporciona la primera muestra para el promedio.

2)      Tiempo de retorno a valores nominales para el Sinc1, filtro de promedio.

Para ODR = el flujo de datos de 250 kHz y 62,5 kHz se promedia 4 veces.

El tiempo de retorno a valores nominales para las 3 muestras restantes para promediar es 33x1/250k = 12us

El tiempo de retorno a valores nominales total = 20us + 12us =32us, Canal Conmutador Tasa= 1/32us = 31,25 kHz

(Tenga en cuenta que para el filtro Sinc5 + Sinc1, a tasas de transferencia de datos de 10 ksps e inferior al ADC tiene un solo ciclo de instalación. Esto significa que el tiempo de retorno a valores nominales del ADC = 1/ODR).

Tabla 1. muestra la comparación de una medición multiplexada de 4 canales con la instalación de (A) y (B). El uso del filtro Sinc 5 + Sinc1 permite una tasa de muestra por canal más rápida y muestra las ventajas del tiempo de retorno a valores nominales más corto. Tenga en cuenta que esta regla general es relevante solo para el convertidor, si hay circuitos de preacondicionamiento analógicos antes de cada entrada que tienen constantes de tiempo más largos que los del ADC, será el tiempo de retorno a valores nominales el peor de los casos que dominará.

Esta comparación se muestra en la Tabla 1.

Tabla 1. Comparaciones de tasas de transferencia de datos por canal de Sinc5 + Sinc 1 en comparación con el filtro Sinc 3 para un sistema multiplexado de 4 canales (por ejemplo con el AD7175-8)

Esto completa la descripción general de los ADC Sigma Delta, la teoría que rodea el modulador y el concepto seguido por los ejemplos del filtro digital y sus efectos sobre el ruido, el tiempo de retorno a valores nominales y el golpe en los efectos de ambos dentro del sistema de medición. Para finalizar es necesario reconocer el contenido, la contribución y la influencia de Adrian Sherry, Colin Lyden y Walt Kester de Analog Devices en este artículo.

 Analog Devices proporcionó este artículo.