Arrow Electronic Components Online
TSM6502CRRLG|TSC|simage
TSM6502CRRLG|TSC|limage
MOSFET

TSM6502CR RLG

Trans MOSFET N/P-CH 60V 5.4A/4A 8-Pin PDFN EP T/R

Taiwan Semiconductor
Schede tecniche 

Specifiche Tecniche del Prodotto
  • RoHS EU
    Compliant with Exemption
  • ECCN (USA)
    EAR99
  • Part Status
    Active
  • HTS
    8541.29.00.55
  • SVHC
    Yes
  • SVHC überschreitet Schwellenwert
    Yes
  • Automotive
    No
  • PPAP
    No
  • Kategorie
    Power MOSFET
  • Konfiguration
    Dual Dual Drain
  • Kanalmodus
    Enhancement
  • Kanalart
    N, P
  • Anzahl von Elementen pro Chip
    2
  • Max. Drain-Source-Spannung (V)
    60
  • Max. Gate-Source-Spannung (V)
    ±20
  • Max. Dauer-Drain-Strom (A)
    5.4@N Channel, 4@P Channel
  • Max. Drain-Source-Widerstand (mOhm)
    34@10V@N Channel, 68@10V@P Channel
  • Typische Gate-Ladung bei Vgs (nC)
    10.3@4.5V, 20.8@10V@N Channel, 9.5@4.5V, 18.1@10V@P Channel
  • Typische Gate-Ladung bei 10 V (nC)
    20.8@N Channel, 18.1@P Channel
  • Typische Eingangskapazität bei Vds (pF)
    1159@30V@N Channel, 930@30V@P Channel
  • Max. Leistungsaufnahme (mW)
    2000
  • Typische Abfallzeit (ns)
    18@N Channel, 44@P Channel
  • Typische Anstiegszeit (ns)
    25@N Channel, 28@P Channel
  • Typische Abschaltverzögerungszeit (ns)
    18@N Channel, 44@P Channel
  • Typische Einschaltverzögerungszeit (ns)
    7.4@N Channel, 4@P Channel
  • Mindestbetriebstemperatur (°C)
    -55
  • Max. Betriebstemperatur (°C)
    150
  • Verpackung
    Tape and Reel
  • Befestigung
    Surface Mount
  • Verpackungshöhe
    1
  • Verpackungsbreite
    5.75
  • Verpackungslänge
    4.9
  • Leiterplatte geändert
    8
  • Standard-Verpackungsname
    DFN
  • Lieferantenverpackung
    PDFN EP
  • Stiftanzahl
    8
Quantità Ordine

Documentazione e Risorse

Schede tecniche
Risorse di progettazione