PLL

Un Phased Lock Loop (PLL) è un sistema di controllo che genera un segnale di uscita allineando la fase di un segnale in entrata a quella del segnale in uscita. Gli elementi fondamentale di un PLL sono un rilevatore di frequenza a fase, un filtro passo basso e un oscillatore controllato dalla tensione. Il rilevatore di fase emetterà un segnale di controllo o di errore, proporzionale alla differenza nella fase tra un segnale clock di riferimento e un segnale clock di feedback diviso dall'uscita dello stesso PLL. Il VCO genera un clock di output che è un multiplo del clock di riferimento relativo alla tensione di controllo dal PFD. L'uscita del VCO viene ridistribuita al rilevatore di fase tramite un divisore di frequenza per assicurare che la sua frequenza sia esattamente la stessa del clock di input di riferimento, in questo modo viene chiuso il loop di feedback. LPF in un sistema PLL filtra il rumore ad alta frequenza non desiderato e aiuta ad appianare la tensione di controllo. La caratteristica a circuito chiuso del PLL causerà il blocco del segnale di clock in uscita o l'allineamento della fase al clock di riferimento. I circuiti PLL sono di solito utilizzati nei sistemi di comunicazione, nei computer e in altri sistemi elettronici. Sono utilizzati come moltiplicatori della frequenza per la generazione di frequenze di ordine superiore di cui gli oscillatori autonomi non costosi non sono capaci. Per i bassi costi e le prestazioni relativamente buono, sono preferiti nei progetti rispetto ai costosi oscillatori di fascia alta.