La memoria de acceso aleatorio estático (SRAM) es una forma de memoria en un sistema informático. SRAM proporciona baja latencia y acceso a datos de alta velocidad. Es una tecnología de memoria volátil, lo que significa que sus datos se pierden cuando se apaga la energía. Debido a que el tamaño de la celda SRAM es relativamente grande, no es posible en términos económicos implementar memorias de gran capacidad como SRAM.

 

Históricamente, SRAM proporcionó memoria al sistema informático en forma discreta. Desde entonces, ese rol ha sido suplantado por DRAM. Sin embargo, SRAM sigue teniendo un rol muy importante al integrarse con el silicio en CPU, ASIC y SoC. El caché del procesador se implementa de forma casi exclusiva como SRAM. Los registros de firmware y FIFO dentro de la lógica digital también utilizan SRAM.

 

El núcleo de una celda SRAM de un bit es solo una retención compuesta de dos inversores con acoplamiento cruzado. También existen dos transistores, que actúan como compuertas de paso para controlar el acceso a la celda desde la línea de bits. El bucle de respuesta inherente en la retención significa que la actualización periódica de ciclos (como en DRAM) no es necesario. Para leer desde la celda SRAM, las compuertas de paso se activan y la retención puede controlar las líneas de bits altas o bajas. Escribir en la celda SRAM tiene más implicancias: la respuesta interna de la retención debe estar sobrealimentada por el circuito de entrada, que proporciona los datos nuevos.